半导体面试指南：封装工程师必考的30个知识点

封装工程师面试通常包含基础理论、工艺理解、问题解决能力三部分。以下是30个高频考点，覆盖面试官最常问的问题。

1. 封装的基本功能是什么？
答：电气连接（芯片↔PCB）、机械保护、热管理、环境保护、信号分配。

2. 常见封装类型有哪些？区别是什么？
答：QFP（引线框架）、QFN（无引线）、BGA（球栅阵列）、CSP（芯片级封装）、WLP（晶圆级封装）、SiP（系统级封装）。区别在I/O密度、体积、成本、工艺复杂度。

3. 引线键合和倒装芯片的区别？
答：引线键合用金/铜线连接，成本低、I/O密度低。倒装用microbump直接连接，成本高、I/O密度高、高频性能好。

4. 什么是Underfill？为什么需要？
答：Underfill是填充芯片与基板间隙的环氧树脂。补偿CTE差异导致的热应力，防止焊点疲劳开裂。

5. 焊料的种类和选择依据？
答：SAC305（消费级，熔点217°C）、AuSn（高可靠性，熔点280°C）、AuSi（功率器件，熔点363°C）。依据工作温度和可靠性要求选择。

6. 什么是KGD？为什么重要？
答：KGD（Known Good Die）是经过测试确认良品的裸芯片。先进封装中多die组合，一个坏die导致整封装报废，KGD筛选至关重要。

7. 封装基板的类型？
答：BT树脂（低成本，粗线路）、ABF（高I/O密度，细线路）、陶瓷（高功率，导热好）、硅（2.5D，最细线路）。

8. 什么是TSV？
答：Through Silicon Via，硅通孔。穿过硅晶片的垂直互连，用于3D封装。

9. JEDEC标准中MSL等级含义？
答：Moisture Sensitivity Level，湿敏等级。MSL3表示在30°C/60%RH环境下192小时后必须经过回流焊，否则可能"爆米花"开裂。

10. 封装中常见的失效模式？
答：焊点裂纹、Underfill分层、引线脱落、芯片裂纹、塑封料分层、电迁移、ESD损伤。

11. 真空共晶焊的工艺原理？
答：在真空环境下加热至焊料熔点以上，施加压力使焊料流铺，真空排除气泡降低空洞率。

12. 银烧结比共晶焊有什么优势？
答：导热系数高4倍、耐高温（962°C vs 217°C）、无铅环保。适合车规功率器件。

13. 倒装芯片的bump pitch趋势？
答：从130μm→80μm→40μm→10μm持续缩小。pitch越小对贴片精度要求越高。

14. 塑封料中填料的作用？
答：二氧化硅填料降低CTE、提高热导、降低成本。球型填料流动性好，角型填料强度高。

15. CMP在封装中的作用？
答：TSV铜CMP（去除多余铜）、RDL CMP（平坦化布线层）、bump CMP（平坦化铜柱）。

16. 等离子清洗在封装中的应用？
答：清洁基板/芯片表面有机物和氧化物，提升Underfill和塑封料的附着力。Ar等离子物理清洗，O₂等离子化学清洗。

17. 减薄工艺的挑战？
答：先进封装需要减薄到50-100μm，晶圆极易碎裂。需要应力释放（CMP+湿法刻蚀）和临时键合支撑。

18. RDL（重布线层）的作用？
答：把芯片的I/O焊盘重新分布到更大间距，适应基板的bump pitch。Fan-out WLP的核心工艺。

19. 晶圆级封装（WLP）和传统封装的区别？
答：WLP在晶圆状态完成封装工艺（bump、RDL、测试），切割后即为成品。成本更低、体积更小。

20. 2.5D和3D封装的区别？
答：2.5D：多die在硅中介层上水平排列，通过中介层互连。3D：多die垂直堆叠，通过TSV互连。

21. 倒装后空洞率高，怎么排查？
答：查基板翘曲、回流焊温度曲线、助焊剂类型/量、bump高度一致性。用SAT和X-Ray定位空洞位置。

22. 引线键合强度不合格，怎么改善？
答：查键合参数（压力/功率/时间）、焊盘清洁度、毛细管状态、铜线质量。做DOE优化参数。

23. TC测试后出现焊点裂纹，怎么解决？
答：改用低CTE基板、优化Underfill选型、调整焊点成分（In添加提升疲劳寿命）、优化焊点几何形状。

24. 塑封后出现分层，根因可能是什么？
答：表面污染（等离子清洗不足）、塑封料吸湿（存储不当）、固化不充分（温度/时间不够）、CTE不匹配。

25. 封装后FT良率低，怎么分析？
答：先看失效模式分布（OS/DC/Function/AC），再关联工艺步骤定位问题工序，最后做物理分析（FIB/SEM）确认根因。

26. 基板warpage超标怎么办？
答：优化基板叠层结构（对称设计）、调整压合参数、选用低CTE材料、控制存储环境（防吸湿）。

27. 多芯片SiP射频性能不达标，排查思路？
答：查基板射频走线隔离度、数字信号对射频的干扰、屏蔽方案、接地设计。做近场电磁仿真。

28. 新产品封装方案选型怎么做？
答：从I/O数、功耗、体积、成本、可靠性要求、量产难度六个维度评估，对比2-3种方案后选最优。

29. 如何降低封装成本？
答：优化基板层数、减少工艺步骤、提升良率、选用国产材料/设备、优化测试时间。

30. 你做过的最有挑战的封装项目是什么？
答：（开放题，面试官考察项目经验和问题解决能力。准备1-2个具体案例，用STAR法描述。）